Google y Qualcomm han unido fuerzas para desarrollar una plataforma de wearables basada en la arquitectura de chips RISC-V. Este movimiento podría tener implicaciones significativas tanto para el mercado de dispositivos portátiles como para el panorama más amplio de la arquitectura de semiconductores.
RISC-V es una arquitectura de chips de código abierto que ha ganado terreno en los últimos años como una alternativa viable a las soluciones de Arm. Por otro lado, Wear OS es el sistema operativo de Google diseñado específicamente para smartwatches y otros dispositivos portátiles.
La colaboración tiene como objetivo incorporar la arquitectura RISC-V en la línea de procesadores Snapdragon Wear de Qualcomm. Según la compañía, esta decisión permitirá a los fabricantes de equipos originales (OEM) acelerar el tiempo de lanzamiento de nuevos productos al mercado. La eficiencia energética y el rendimiento son dos de las ventajas clave que RISC-V aporta a la mesa.
Este proyecto podría ser un golpe para Arm, que ha dominado durante mucho tiempo el espacio de la arquitectura de chips. La apertura de RISC-V ofrece una mayor flexibilidad para la personalización, lo que podría atraer a más OEMs.
Sin embargo, no todo es un camino de rosas para RISC-V. Legisladores de EE.UU. han expresado preocupaciones sobre el acceso de China a esta tecnología de código abierto. Estas inquietudes podrían llevar a restricciones que afecten al desarrollo futuro de la arquitectura.
La colaboración entre Google y Qualcomm es un paso adelante en la evolución de los wearables y un indicador del cambio en el paisaje de la arquitectura de semiconductores, donde la política, por desgracia, sigue liderando los movimientos.
Más información en riscv.org
Orígenes de RISC-V
Profundicemos ahora un poco sobre RISC-V.
RISC-V (Reduced Instruction Set Computing) es una arquitectura de conjunto de instrucciones (ISA) que se basa en los principios de diseño RISC. Fue desarrollada originalmente en la Universidad de California, Berkeley, en 2010. El proyecto fue liderado por los informáticos Krste Asanović y David Patterson, este último es conocido por ser uno de los pioneros en el concepto de arquitecturas RISC.
Características Principales
- Código Abierto: A diferencia de otras arquitecturas como Arm o x86, RISC-V es de código abierto. Esto significa que cualquier persona o empresa puede utilizar y modificar la arquitectura sin tener que pagar regalías.
- Simplicidad y Eficiencia: RISC-V está diseñado para ser simple y eficiente, lo que facilita su implementación en una variedad de aplicaciones, desde microcontroladores hasta servidores de alto rendimiento.
- Modularidad: La arquitectura es modular, permitiendo que los diseñadores agreguen extensiones o modifiquen la ISA para adaptarse a necesidades específicas.
- Comunidad Activa: Dado su carácter de código abierto, RISC-V ha atraído a una comunidad activa de desarrolladores e investigadores que contribuyen al ecosistema.
RISC-V ha ganado tracción en la industria de semiconductores como una alternativa viable a las arquitecturas propietarias, y tal y como habéis visto con la noticia que nos ocupa, la cosa va en aumento.